Contact us

別ウィンドウにて開きます 別ウィンドウにて開きます

QLC技術を用いた96層積層プロセスの「BiCS FLASH™」の開発について

2018年 7月20日
東芝メモリ株式会社

3次元フラッシュメモリ「BiCS FLASH™」の96層積層プロセスを適用した4ビット/セル(QLC)製品のイメージです。

当社は、3次元フラッシュメモリ「BiCS FLASH™」の96層積層プロセスを適用した4ビット/セル(QLC)製品を試作し、基本動作を確認しました。QLCは従来の3ビット/セル(TLC)と比較し、1つのメモリセルに記憶されるビット数が1ビット増え、4ビットになることで、さらなる大容量のメモリ製品の提供が可能となります。9月上旬からSSDメーカーやコントローラーメーカーにサンプル提供を開始し、2019年に量産開始を予定しています。
 

本製品は1チップあたり1.33テラビットの業界最大容量注1を実現しました。このチップは米国ウエスタンデジタル社との共同開発によるものです。

また、ひとつのパッケージに16段積層することで2.66テラバイトの大容量を実現することが可能になります。現在、SNSの普及やIoTの進展によりモバイル端末などで生成されるデータ量は増加しており、また、そのデータをリアルタイムに解析、活用したいというニーズは飛躍的に増えていくことが予想されます。そのため、大容量かつHDDより高速なストレージが求められ、96層積層プロセスを用いたQLC製品はその実現に貢献します。

なお、本製品を組み込んだパッケージ試作品を8月6日から9日まで米国サンタクララで開催される「Flash Memory Summit 2018」で参考展示する予定です。

今後も当社は、メモリの大容量化や性能の向上をはかり、需要が拡大しているデータセンター向けストレージ市場をはじめとする多様な市場のニーズに応えるために、3次元フラッシュメモリの開発を進めていきます。

注1 2018年7月20日現在。 当社調べ

To Top
·設計および使用に際しては、本製品に関する最新の情報および本製品が使用される機器の取扱説明書などをご確認の上、これに従ってください。